Receptor LVDS, SN75LVDS86ADGG, 21, LVTTL, TSSOP, 48-Pines

Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsNúmero de drivers
21
Tipo de Entrada
LVDS
Tipo de Salida
LVTTL
Interfaz
Receiver IC
Número de elementos por chip
3
Tipo de Montaje
Surface Mount
Tipo de Encapsulado
TSSOP
Conteo de Pines
48
Differential Input High Threshold Voltage
100mV
Tensión umbral de nivel bajo de entrada diferencial
-100mV
Dimensiones
12.5 x 6.1 x 1.15mm
Altura
1.15mm
Longitud
12.5mm
Tensión de alimentación de servicio máxima
3.6 V
Temperatura de Funcionamiento Mínima
0 ºC
Temperatura Máxima de Funcionamiento
70 °C
Anchura
6.1mm
Tensión de alimentación de servicio mínima
3 V
Datos del producto
Serializador/deserializador FlatLink/FPD-Link, Texas Instruments
Transmisores LVDS para su uso con enlaces FPD de 24 bits (display de panel plano) que funcionan a 65 y 85 MHz.
Entradas LVCMOS/LVTTL
Funcionamiento de baja potencia de 3,3 V
Reloj de datos de transmisor PLL
Cumple el estándar TIA/EIA-644 LVDS
LVDS Communication
Low Voltage Differential Signaling, or LVDS, is an electrical signaling system that can run at very high speeds over cheap, twisted-pair copper cables.
Volver a intentar más tarde
P.O.A.
Empaque de Producción (Tubo)
1
P.O.A.
Volver a intentar más tarde
Empaque de Producción (Tubo)
1
Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsNúmero de drivers
21
Tipo de Entrada
LVDS
Tipo de Salida
LVTTL
Interfaz
Receiver IC
Número de elementos por chip
3
Tipo de Montaje
Surface Mount
Tipo de Encapsulado
TSSOP
Conteo de Pines
48
Differential Input High Threshold Voltage
100mV
Tensión umbral de nivel bajo de entrada diferencial
-100mV
Dimensiones
12.5 x 6.1 x 1.15mm
Altura
1.15mm
Longitud
12.5mm
Tensión de alimentación de servicio máxima
3.6 V
Temperatura de Funcionamiento Mínima
0 ºC
Temperatura Máxima de Funcionamiento
70 °C
Anchura
6.1mm
Tensión de alimentación de servicio mínima
3 V
Datos del producto
Serializador/deserializador FlatLink/FPD-Link, Texas Instruments
Transmisores LVDS para su uso con enlaces FPD de 24 bits (display de panel plano) que funcionan a 65 y 85 MHz.
Entradas LVCMOS/LVTTL
Funcionamiento de baja potencia de 3,3 V
Reloj de datos de transmisor PLL
Cumple el estándar TIA/EIA-644 LVDS
LVDS Communication
Low Voltage Differential Signaling, or LVDS, is an electrical signaling system that can run at very high speeds over cheap, twisted-pair copper cables.

