Latch SN74LVTH573PW, Transparente Tipo D 3 estados TSSOP 20 pines 8bit

Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsFamilia Lógica
LVT
Modo de enclavamiento
Transparent
Elemento de Enclavamiento
Tipo D
Número de bits
8bit
Tipo de salida
3 State
Polaridad
No Inversión
Tipo de Montaje
Surface Mount
Tipo de Encapsulado
TSSOP-16
Conteo de Pines
20
Dimensiones
6.5 x 4.4 x 1.15mm
Altura
1.15mm
Largo
6.5mm
Mínima Temperatura de Funcionamiento
-40 ºC
Temperatura de Funcionamiento Máxima
+85 °C.
Tensión de Alimentación Máxima de Funcionamiento
3.6 V
Profundidad
4.4mm
Tensión de Alimentación de Funcionamiento Mínima
2.7 V
Datos del producto
Familia 74LVTH, Texas Instruments
Lógica BiCMOS de baja tensión y alta velocidad
Tensión de funcionamiento: 2,7 a 3,6
La función de retención de bus en las entradas elimina la necesidad de recurrir a resistencias de pull-up de alto valor
Compatibilidad: entrada LVTTL/TTL, salida LVTTL
74LVTH Family
Volver a intentar más tarde
P.O.A.
Each (Supplied in a Tube) (Sin IVA)
Empaque de Producción (Tubo)
5
P.O.A.
Each (Supplied in a Tube) (Sin IVA)
Volver a intentar más tarde
Empaque de Producción (Tubo)
5
Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsFamilia Lógica
LVT
Modo de enclavamiento
Transparent
Elemento de Enclavamiento
Tipo D
Número de bits
8bit
Tipo de salida
3 State
Polaridad
No Inversión
Tipo de Montaje
Surface Mount
Tipo de Encapsulado
TSSOP-16
Conteo de Pines
20
Dimensiones
6.5 x 4.4 x 1.15mm
Altura
1.15mm
Largo
6.5mm
Mínima Temperatura de Funcionamiento
-40 ºC
Temperatura de Funcionamiento Máxima
+85 °C.
Tensión de Alimentación Máxima de Funcionamiento
3.6 V
Profundidad
4.4mm
Tensión de Alimentación de Funcionamiento Mínima
2.7 V
Datos del producto
Familia 74LVTH, Texas Instruments
Lógica BiCMOS de baja tensión y alta velocidad
Tensión de funcionamiento: 2,7 a 3,6
La función de retención de bus en las entradas elimina la necesidad de recurrir a resistencias de pull-up de alto valor
Compatibilidad: entrada LVTTL/TTL, salida LVTTL

