Latch SN74LVTH162373DGGR, Transparente Tipo D 3 estados TSSOP 48 pines 16bit

Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsFamilia lógica
LVT
Modo de Enclavamiento
Transparent
Elemento de Enclavamiento
Tipo D
Número de bits
16bit
Tipo de salida
3 State
Polaridad
No Inversión
Tipo de Montaje
Surface Mount
Tipo de Encapsulado
TSSOP
Conteo de Pines
48
Dimensiones
12.5 x 6.1 x 1.15mm
Altura
1.15mm
Largo
12.5mm
Mínima Temperatura de Funcionamiento
-40 C
Temperatura Máxima de Operación
+85 °C
Tensión de alimentación de servicio máxima
3.6 V
Anchura
6.1mm
Tensión de Alimentación de Funcionamiento Mínima
2.7 V
Datos del producto
Familia 74LVTH, Texas Instruments
Lógica BiCMOS de baja tensión y alta velocidad
Tensión de funcionamiento: 2,7 a 3,6
La función de retención de bus en las entradas elimina la necesidad de recurrir a resistencias de pull-up de alto valor
Compatibilidad: entrada LVTTL/TTL, salida LVTTL
74LVTH Family
Volver a intentar más tarde
P.O.A.
Each (Supplied on a Reel) (Sin IVA)
Empaque de Producción (Rollo)
5
P.O.A.
Each (Supplied on a Reel) (Sin IVA)
Volver a intentar más tarde
Empaque de Producción (Rollo)
5
Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsFamilia lógica
LVT
Modo de Enclavamiento
Transparent
Elemento de Enclavamiento
Tipo D
Número de bits
16bit
Tipo de salida
3 State
Polaridad
No Inversión
Tipo de Montaje
Surface Mount
Tipo de Encapsulado
TSSOP
Conteo de Pines
48
Dimensiones
12.5 x 6.1 x 1.15mm
Altura
1.15mm
Largo
12.5mm
Mínima Temperatura de Funcionamiento
-40 C
Temperatura Máxima de Operación
+85 °C
Tensión de alimentación de servicio máxima
3.6 V
Anchura
6.1mm
Tensión de Alimentación de Funcionamiento Mínima
2.7 V
Datos del producto
Familia 74LVTH, Texas Instruments
Lógica BiCMOS de baja tensión y alta velocidad
Tensión de funcionamiento: 2,7 a 3,6
La función de retención de bus en las entradas elimina la necesidad de recurrir a resistencias de pull-up de alto valor
Compatibilidad: entrada LVTTL/TTL, salida LVTTL

