Búfer de Trigger Schmitt, SN74LVC1G17DBVT, LVC, No Inversión SOT-23 5 pines Sí
Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsFamilia Lógica
LVC
Función Lógica
Schmitt Trigger Buffer
Number of Channels
1
Entrada de disparador Schmitt
Yes
Tipo de entrada
Single Ended
Polarity
No Inversión
Tipo de montaje
Surface Mount
Tipo de Encapsulado
SOT-23-5
Conteo de Pines
5
Corriente Máxima de Salida de Alto Nivel
-32mA
Corriente Máxima de Salida de Bajo Nivel
32mA
Maximum Propagation Delay Time @ Maximum CL
5 ns @ 5 V
Dimensiones del Cuerpo
2.9 x 1.6 x 1.15mm
Tensión de Alimentación Máxima de Funcionamiento
5.5 V
Temperatura Mínima de Operación
-40 ºC
Altura
1.15mm
Propagation Delay Test Condition
50pF
Temperatura de Funcionamiento Máxima
+85 °C.
Longitud
2.9mm
Ancho
1.6mm
Tensión de Alimentación de Funcionamiento Mínima
1.65 V
Datos del producto
Familia 74LVC1G, Texas instruments
Lógica CMOS de tensión baja
Encapsulado de puerta única
Tensión de funcionamiento: 1,65 a 5,5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS
El rendimiento del cierre excede de 100 mA por JESD 78 Clase II
La protección contra ESD excede JESD 22
74LVC Family
Volver a intentar más tarde
Vuelva a verificar más tarde.
P.O.A.
5
P.O.A.
5
Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsFamilia Lógica
LVC
Función Lógica
Schmitt Trigger Buffer
Number of Channels
1
Entrada de disparador Schmitt
Yes
Tipo de entrada
Single Ended
Polarity
No Inversión
Tipo de montaje
Surface Mount
Tipo de Encapsulado
SOT-23-5
Conteo de Pines
5
Corriente Máxima de Salida de Alto Nivel
-32mA
Corriente Máxima de Salida de Bajo Nivel
32mA
Maximum Propagation Delay Time @ Maximum CL
5 ns @ 5 V
Dimensiones del Cuerpo
2.9 x 1.6 x 1.15mm
Tensión de Alimentación Máxima de Funcionamiento
5.5 V
Temperatura Mínima de Operación
-40 ºC
Altura
1.15mm
Propagation Delay Test Condition
50pF
Temperatura de Funcionamiento Máxima
+85 °C.
Longitud
2.9mm
Ancho
1.6mm
Tensión de Alimentación de Funcionamiento Mínima
1.65 V
Datos del producto
Familia 74LVC1G, Texas instruments
Lógica CMOS de tensión baja
Encapsulado de puerta única
Tensión de funcionamiento: 1,65 a 5,5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS
El rendimiento del cierre excede de 100 mA por JESD 78 Clase II
La protección contra ESD excede JESD 22