Búfer, controlador de línea, 74LVC1G125GW,125, LVC, 1 bits 3-State, No Inversión TSSOP 5 pines

Código de producto RS: 178-7133Marca: NexperiaNúmero de parte de fabricante: 74LVC1G125GW,125
brand-logo

Documentos Técnicos

Especificaciones

Familia Lógica

LVC

Función Lógica

Búfer, controlador de línea

Número de Canales por Chip

1

Interfaz

Búfer y circuito integrado del controlador de línea

Tipo de entrada

Single Ended

Output Type

3 State

Polarity

No Inversión

Tipo de montaje

Surface Mount

Tipo de Encapsulado

SOIC

Conteo de Pines

5

Corriente Máxima de Salida de Alto Nivel

-32mA

Corriente Máxima de Salida de Bajo Nivel

32mA

Maximum Propagation Delay Time @ Maximum CL

2.5 ns @ 2.7 V

Dimensiones del Cuerpo

2.25 x 1.35 x 1mm

Tensión de Alimentación de Funcionamiento Mínima

1.65 V

Tensión de Alimentación Máxima de Funcionamiento

5.5 V

Propagation Delay Test Condition

50pF

País de Origen

Malaysia

Datos del producto

Familia 74LVC1G/74LVC2G.

Lógica CMOS de tensión baja
Encapsulado de puerta única
Tensión de funcionamiento: 1,65 a 5,5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS

74LVC Family

Volver a intentar más tarde

Vuelva a verificar más tarde.

Volver a intentar más tarde

$ 39

Each (On a Reel of 3000) (Sin IVA)

$ 46,41

Each (On a Reel of 3000) (IVA Incluido)

Búfer, controlador de línea, 74LVC1G125GW,125, LVC, 1 bits 3-State, No Inversión TSSOP 5 pines

$ 39

Each (On a Reel of 3000) (Sin IVA)

$ 46,41

Each (On a Reel of 3000) (IVA Incluido)

Búfer, controlador de línea, 74LVC1G125GW,125, LVC, 1 bits 3-State, No Inversión TSSOP 5 pines
Volver a intentar más tarde

Documentos Técnicos

Especificaciones

Familia Lógica

LVC

Función Lógica

Búfer, controlador de línea

Número de Canales por Chip

1

Interfaz

Búfer y circuito integrado del controlador de línea

Tipo de entrada

Single Ended

Output Type

3 State

Polarity

No Inversión

Tipo de montaje

Surface Mount

Tipo de Encapsulado

SOIC

Conteo de Pines

5

Corriente Máxima de Salida de Alto Nivel

-32mA

Corriente Máxima de Salida de Bajo Nivel

32mA

Maximum Propagation Delay Time @ Maximum CL

2.5 ns @ 2.7 V

Dimensiones del Cuerpo

2.25 x 1.35 x 1mm

Tensión de Alimentación de Funcionamiento Mínima

1.65 V

Tensión de Alimentación Máxima de Funcionamiento

5.5 V

Propagation Delay Test Condition

50pF

País de Origen

Malaysia

Datos del producto

Familia 74LVC1G/74LVC2G.

Lógica CMOS de tensión baja
Encapsulado de puerta única
Tensión de funcionamiento: 1,65 a 5,5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS

74LVC Family