Búfer, 74LVC07AD,112, 74LVC, 6 bits Drenaje Abierto, No Inversión SOIC 14 pines

Brand

Familia Lógica

74LVC

Función Lógica

Buffer

Interfaz

Búfer y circuito integrado del controlador de línea

Número de Canales por Chip

6

Tipo de Entrada

CMOS, LVTTL

Tipo de Salida

Drenaje Abierto

Polarity

No Inversión

Tipo de montaje

Surface Mount

Tipo de Encapsulado

SOIC

Conteo de Pines

14

Corriente Máxima de Salida de Bajo Nivel

32mA

Maximum Propagation Delay Time @ Maximum CL

6.5ns

Dimensiones del Cuerpo

8.75 x 4 x 1.45mm

Tensión de Alimentación Máxima de Funcionamiento

5.5 V

Tensión de Alimentación de Funcionamiento Mínima

1.65 V

Propagation Delay Test Condition

50pF