Kit de desarrollo FPGA Arria V GT de Altera
Documentos Técnicos
Especificaciones
Brand
AlteraTecnología de lógica programable
FPGA
Clasificación del kit
Development Kit
Dispositivo mostrado
5AGTFD7K3F40I3N
Nombre del kit
Arria V GT
Datos del producto
Kit de desarrollo Arria V GT FPGA, Altera
El kit de desarrollo Altera Arria® V GT FPGA proporciona un entorno de diseño completo que incluye todo el hardware y software necesario para desarrollar diseños FPGA completos y probarlos dentro de un entorno de sistema.
Unidad 1
Arria V GT FPGA: 5AGTFD7K3F40I3N
1.152 MB x 72 DDR3 SDRAM
4,5 MB (1 MB x 36) QDR II+ SRAM
Flash sinc. 1 Gb (x16)
Conector de borde PCI Express (PCIe) x8
HSMC puerto A (ocho canales transceptores)
USB 2.0
Comunicación Gigabit Ethernet
Puente entre chips con 29 entradas LVDS, 29 salidas LVDS y 8 transceptores
2 canales SFP+
Conector de ojo de buey (3 canales de transceptor de 10 Gbps)
Conector SMA (canal de transceptor de 10 Gbps)
Configuración: JTAG, PFL (Parallel Flash Loader) FPP (Fast Passive Parallel)
Botones, interruptores, LED y displays
Botón de reinicio de CPU
3 pulsadores de usuario
8 interruptores DIP
16 LED de usuario (incluidos ocho diodos bicolor)
3 LED PCIe
3 LED de estado HSMA
Display LCD de 2 líneas x 16 caracteres
Unidad 2
Arria V GT FPGA: 5AGTFD7K3F40I3N
Controlador de software x64 DDR3 SDRAM (o controlador de propiedad intelectual (IP) x32)
Puerto B HSMC (cuatro canales transceptores)
Puerto FMC (diez canales transceptores)
Puente entre chips con 29 entradas LVDS y 29 salidas LVDS y 8 transceptores
Canal de interfaz digital serie (SDI)
Conector de ojo de buey (canal transceptor de 6 Gbps)
Conector de ojo de buey (canal transceptor de 10 Gbps)
Conector SMA (canal de transceptor de 10 Gbps)
Configuración: JTAG, PFL (Parallel Flash Loader) FPP (Fast Passive Parallel)
Botones, interruptores, LED y displays
Botón de reinicio de CPU
3 pulsadores de usuario
8 interruptores DIP
16 LED de usuario (incluidos ocho diodos bicolor)
Controlador del sistema EPM2210GF324
Cable de descarga USB-Blaster II integrado EPM570GM100
Reloj: oscilador de 50 MHz y 148,5 MHz
100 MHz y cuatro osciladores programables de 4 salidas
Entrada SMA (LVPECL)
Alimentación: entrada dc de ordenador portátil, conector de borde PCIe
Control del sistema, potencia: (tensión, corriente y vataje), por unidad por carril
Supplied with
Loopback and debug HSMC cards, Samtec's Bull's Eye assembly kit, cables, documentation, software
Volver a intentar más tarde
Vuelva a verificar más tarde.
P.O.A.
1
P.O.A.
1
Documentos Técnicos
Especificaciones
Brand
AlteraTecnología de lógica programable
FPGA
Clasificación del kit
Development Kit
Dispositivo mostrado
5AGTFD7K3F40I3N
Nombre del kit
Arria V GT
Datos del producto
Kit de desarrollo Arria V GT FPGA, Altera
El kit de desarrollo Altera Arria® V GT FPGA proporciona un entorno de diseño completo que incluye todo el hardware y software necesario para desarrollar diseños FPGA completos y probarlos dentro de un entorno de sistema.
Unidad 1
Arria V GT FPGA: 5AGTFD7K3F40I3N
1.152 MB x 72 DDR3 SDRAM
4,5 MB (1 MB x 36) QDR II+ SRAM
Flash sinc. 1 Gb (x16)
Conector de borde PCI Express (PCIe) x8
HSMC puerto A (ocho canales transceptores)
USB 2.0
Comunicación Gigabit Ethernet
Puente entre chips con 29 entradas LVDS, 29 salidas LVDS y 8 transceptores
2 canales SFP+
Conector de ojo de buey (3 canales de transceptor de 10 Gbps)
Conector SMA (canal de transceptor de 10 Gbps)
Configuración: JTAG, PFL (Parallel Flash Loader) FPP (Fast Passive Parallel)
Botones, interruptores, LED y displays
Botón de reinicio de CPU
3 pulsadores de usuario
8 interruptores DIP
16 LED de usuario (incluidos ocho diodos bicolor)
3 LED PCIe
3 LED de estado HSMA
Display LCD de 2 líneas x 16 caracteres
Unidad 2
Arria V GT FPGA: 5AGTFD7K3F40I3N
Controlador de software x64 DDR3 SDRAM (o controlador de propiedad intelectual (IP) x32)
Puerto B HSMC (cuatro canales transceptores)
Puerto FMC (diez canales transceptores)
Puente entre chips con 29 entradas LVDS y 29 salidas LVDS y 8 transceptores
Canal de interfaz digital serie (SDI)
Conector de ojo de buey (canal transceptor de 6 Gbps)
Conector de ojo de buey (canal transceptor de 10 Gbps)
Conector SMA (canal de transceptor de 10 Gbps)
Configuración: JTAG, PFL (Parallel Flash Loader) FPP (Fast Passive Parallel)
Botones, interruptores, LED y displays
Botón de reinicio de CPU
3 pulsadores de usuario
8 interruptores DIP
16 LED de usuario (incluidos ocho diodos bicolor)
Controlador del sistema EPM2210GF324
Cable de descarga USB-Blaster II integrado EPM570GM100
Reloj: oscilador de 50 MHz y 148,5 MHz
100 MHz y cuatro osciladores programables de 4 salidas
Entrada SMA (LVPECL)
Alimentación: entrada dc de ordenador portátil, conector de borde PCIe
Control del sistema, potencia: (tensión, corriente y vataje), por unidad por carril
Supplied with
Loopback and debug HSMC cards, Samtec's Bull's Eye assembly kit, cables, documentation, software