Circuito integrado biestable, CI biestable, SN74LVC1G80DCKR, LVC, SC-70 5 pines, alimentación 1,65→ 5,5 V
Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsFamilia Lógica
LVC
Función Lógica
Tipo D
Tipo de Entrada
Single Ended
Tipo de señal de salida
Single Ended
Triggering Type
Borde positivo
Polarity
Inverting
Tipo de montaje
Montaje superficial
Tipo de Encapsulado
SC-70, SOT
Conteo de Pines
5
Número de Elementos por Chip
1
Maximum Propagation Delay Time @ Maximum CL
5.2 ns @ 3.3 V
Dimensiones
2 x 1.25 x 0.9mm
Tensión de Alimentación Máxima de Funcionamiento
5.5 V
Mínima Temperatura de Funcionamiento
-40 ºC
Altura
0.9mm
Máxima Temperatura de Funcionamiento
+85 °C.
Longitud:
2mm
Ancho
1.25mm
Tensión de Alimentación de Funcionamiento Mínima
1.65 V
Propagation Delay Test Condition
50pF
Datos del producto
Familia 74LVC1G, Texas instruments
Lógica CMOS de tensión baja
Encapsulado de puerta única
Tensión de funcionamiento: 1,65 a 5,5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS
El rendimiento del cierre excede de 100 mA por JESD 78 Clase II
La protección contra ESD excede JESD 22
74LVC Family
Volver a intentar más tarde
Vuelva a verificar más tarde.
P.O.A.
Estándar
10
P.O.A.
Estándar
10
Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsFamilia Lógica
LVC
Función Lógica
Tipo D
Tipo de Entrada
Single Ended
Tipo de señal de salida
Single Ended
Triggering Type
Borde positivo
Polarity
Inverting
Tipo de montaje
Montaje superficial
Tipo de Encapsulado
SC-70, SOT
Conteo de Pines
5
Número de Elementos por Chip
1
Maximum Propagation Delay Time @ Maximum CL
5.2 ns @ 3.3 V
Dimensiones
2 x 1.25 x 0.9mm
Tensión de Alimentación Máxima de Funcionamiento
5.5 V
Mínima Temperatura de Funcionamiento
-40 ºC
Altura
0.9mm
Máxima Temperatura de Funcionamiento
+85 °C.
Longitud:
2mm
Ancho
1.25mm
Tensión de Alimentación de Funcionamiento Mínima
1.65 V
Propagation Delay Test Condition
50pF
Datos del producto
Familia 74LVC1G, Texas instruments
Lógica CMOS de tensión baja
Encapsulado de puerta única
Tensión de funcionamiento: 1,65 a 5,5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS
El rendimiento del cierre excede de 100 mA por JESD 78 Clase II
La protección contra ESD excede JESD 22